CIFRE - Intégration d’architectures de qubits de spin en silicium en technologie CMOS FDSOI avancée pour le calcul quantique (F/H)

La course à la réalisation d’un ordinateur quantique démontrant la suprématie quantique s’intensifie, mobilisant de puissantes entreprises et de nombreux gouvernements, qui travaillent sur de multiples supports physiques pour encoder l’information quantique, tels que la supraconductivité, les ions piégés, le spin de l’électron dans le silicium ou encore la photonique. Au‑delà des enjeux économiques classiques, l’adoption de solutions quantiques est hautement stratégique, ouvrant la voie vers une sécurité renforcée des données et des communications. 

Cette thèse s’inscrit dans la feuille de route actuelle de ST, dans le cadre du contrat de collaboration avec QUOBLY, visant à produire industriellement un ordinateur quantique tolérant aux fautes (FTQC) pour des clients stratégiques. Dans cette compétition, ST et QUOBLY peuvent tirer parti de la technologie FDSOI, qui offre un environnement idéal pour isoler et manipuler le spin de l’électron utilisé dans les algorithmes quantiques. Pendant les 3 années de recherche, le doctorant devra étudier et proposer une architecture de dispositif basée sur la technologie CMOS FDSOI permettant de supporter des qubits en silicium à base de spin pour le calcul quantique. Les principaux axes de développement seront : l’architecture du dispositif (simulation 3D et réalisation des dispositifs sur silicium), l’analyse des matériaux et la caractérisation cryogénique. 

A propos de vos missions

• Réaliser une étude bibliographique exhaustive afin de situer au mieux le sujet et sa complexité.
• Développer des architectures de transistors à électron unique (SET) dans une technologie CMOS FDSOI avancée.
• Implémenter une architecture de qubit innovante (passage d’une structure linéaire 1D à une matrice 2D).
• Optimiser le layout des qubits en tirant parti des techniques de lithographie avancées utilisées dans les technologies FDSOI.
• Effectuer des simulations 3D, embarquer des structures de test et réaliser les dispositifs correspondants sur silicium.
• Caractériser les qubits et les SET en régime cryogénique
• Mener une caractérisation avancée des pièges dans les diélectriques à température ambiante et à basse température.

A propos de vous

• Niveau Bac+5 (Master 2 ou diplôme d’ingénieur) en micro/nanoélectronique, physique des dispositifs, électronique ou physique quantique appliquée (ou formation équivalente).
• Bases solides en physique des semi-conducteurs, dispositifs MOSFET (FDSOI/FinFET) et compréhension d’une filière technologique CMOS.
• Expérience pratique en salle blanche, caractérisation électrique ou design de circuits/dispositifs appréciée.
• Bonnes capacités scientifiques (esprit critique, lecture d’articles) et compétences en programmation/outils numériques.
• Excellentes aptitudes en communication, anglais scientifique et travail en équipe interdisciplinaire.

Les résultats attendus de cette recherche sont la conception, le développement et la compréhension des performances des nouvelles architectures des qubits et de SET intégrant des matériaux avancés, capables de satisfaire les exigences du calcul quantique. 

Contact: [email protected]